Intel研最小3D晶片 狙擊台積電

由於晶片組件實現微細化日益困難，通過把多塊晶片堆疊起來的先進封裝技術重要性正在提高，成兵家必爭之地。外媒指，英特爾研究團隊上周六以論文形式介紹其正在開發的最新堆疊技術，將可使小晶片（Chiplets）之間的連接增加10倍，意味着更複雜的小晶片可以相互堆疊。

更惹人注目的是，英特爾認為連運算元件電晶體都可以垂直堆疊，一樣面積的晶片上可增加30至50%電晶體。不斷以刁鑽工藝縮小電晶體，於相同面積上增加其數量，正正是過去50多年令晶片運算加速的關鍵。該公司研究部門指，通過將晶片組件直接堆疊可節省面積和成本，更可提高晶片性能。

事實上，相比起台積電及南韓三星電子，英特爾在先進製程爭霸賽中仍然落後。不過，行政總裁蓋爾辛格自今年2月上任以來，多次揚言要在4年內重新稱霸全球晶片行業。

另外，印度政府為吸引國際半導體公司進駐當地投資，據報擬加碼補貼額度，撥出7,600億印度盧比（約782.81億港元）在未來6年內補貼外企設立逾20座晶片設計、零組件製造和顯示器製造廠，為印度成為電子製造中心鋪路。該計劃或於月內送交印度內閣審批，之後有關部門將公布計劃細節，邀請有興趣的外企申請。

印度政府的對象據報包括台積電、聯華電子與英特爾，已開始為台廠覓地。一年前招攬外企進駐當地失敗的原因，乃當局提供的補貼最多只有資本開支的四成，現已將上限提高至五成。